CAEN V2740 аналого-цифровий перетворювач 64 ch 16 bit (125МS/s)

64-канальний 16-бітний (125МС/с) аналого-цифровий перетворювач CAEN V2740
64 Channel 16 bit 125 MS/s Digitizer

Особливості:

• 16 біт при 125 Мс/с АЦП
• 64 аналогових входи, диференційних або несиметричних, на чотирьох 2 мм 40-контактних роз'ємах
• Діапазон входу 2Vpp, фіксоване аналогове підсилення x1
• Також доступний настільний варіант DT2740
• Широкий спектр застосувань (від фізики нейтрино та темної матерії до ядерної фізики та фізики частинок до спектроскопічної візуалізації)
• Підходить для сигналів від напівпровідникових детекторів у поєднанні з CSP (Si, HPGe) або сцинтиляторів у поєднанні з PMT (NaI, CsI)
• Вибір вбудованого програмного забезпечення для різних режимів збору даних:
• Режим Scope (одночасне отримання необробленої форми сигналу на загальному запуску)
• Режим DPP-PHA (отримання висоти імпульсу та часу на незалежних самозапусках каналів)
• Схильність до інших запланованих алгоритмів: QDC, PSD, CFD, DAW, ZLE тощо.
• Можливість синхронізації з кількома платами та побудови системи
• Повністю програмовані входи/виходи передньої панелі (4 LEMO TTL/NIM і 16 LVDS)
• Спеціальний 14-бітний вихід ЦАП 125 МБ/с (LEMO) для перевірки сигналу, генерування імпульсів, мажоритарного рівня 
• 2,5 Гб загальної пам'яті для збору даних (DDR4)
• Вбудований Zynq® UltraScale +™ MPSoC з інтеграцією процесора на основі Arm® під керуванням Linux®
• Багатоінтерфейсний: USB-3.0 та 1/10 GbE або оптичний канал CONET (перемикається на одній панелі)
• Повністю підтримується програмним забезпеченням для зчитування CoMPASS і WaveDump2 (підтримка ComPASS незабаром)
• SDK для вбудованого Arm та host PC 
•  Відкрита архітектура FPGA для налаштування алгоритму аналізу імпульсів

Технічні характеристики:
Загальні:
Аналоговий вхід:
Канали:

• 64 канали
• Диференційні на версії 2740
• Несиметричні у версіях 2740B

Роз'єм:

• Чотири 2 мм 40-контактні роз'єми
• Доступні вхідні адаптери

Пропускна здатність (-3 дБ):

• 50 МГц

Опір:

• 50 Ом несиметричний
• Диференційний 100 Ом

Повномасштабний діапазон:

• 2 Vpp

Зміщення:

• Індивідуальне зміщення регулюється в діапазоні ±1,25 В

Цифрове перетворення:
Продуктивність: 

• ENOB: 11.7 (тип.)
• RMS: 3,9 LSB (≃ 120 мкВ) типове RMS

Цифровий вхід/вихід:
CLK-IN
Дві диференційні пари:

• CLK: опорний тактовий сигнал
• SYNC: сигнал синхронізації (старт/зупинка, T0 тощо)
• LVDS, ECL, PECL, LVPECL, CML з підключенням до змінного струму
• Zdiff = 100 Ом
• 2,54 мм 4-контактний штекерний роз'єм AMPMODU Mod II

CLK-OUT

• Такі ж функції, як і CLK-IN
• Послідовний ланцюжок у синхронізації з кількома платами
• LVDS
• 2,54 мм 4-контактний штекерний роз'єм AMPMODU Mod II

LVDS I/O

• 16 диференційних пар
• Програмний вхід-вихід (окремі виходи самозапуску, перевірка запуску, закриття, зайнятість , запуск, зупинка, вхід шаблонів тощо)
• LVDS
• Zdiff = 100 Ом (якщо встановлено як входи)
• 2,54 мм 34-контактний штекерний роз'єм AMPMODU Mod II

TRG-IN/TRG-OUT/GPIO/S-IN

• Входи/виходи загального призначення
• Програмне забезпечення, яке можна програмувати (запуск, відкриття, закриття, зайнятість  тощо)
• Несиметричний TTL/NIM
• TRG-IN/S-IN з внутрішнім кінцевим навантаженням 50 Ом (Zin = 50 Ом)
• TRG-OUT вимагає Rt = 50 Ом
• GPIO як вхід повинен бути з кінцевим навантаженням 50 Ом
• GPIO як вихід TTL вимагає Rt = 50 Ом
• GPIO як вихід NIM вимагає Rt = 50 Ом або 25 Ом
• LEMO 00 штекерний роз'єм

Вихід ЦАП:

• Вихід ЦАП для перевірки сигналу, генерації імпульсів, мажоритарний рівень
• 14-бітний цифро-аналоговий перетворювач (ЦАП)
• Швидкість оновлення 125 мс/с
• ±1 В при навантаженні 50 Ом; ±2 В при навантаженні hi-Z Вихідний діапазон
• LEMO 00 штекерний роз'єм

Пам’ять накопичення:

* Значення, віднесене до внутрішнього програмного забезпечення Scope (допускаються мінімум два буфери)

Режими запуску:

• Загальний: всі канали отримують одночасно з запуском (програмне забезпечення, зовнішнє або логічне поєднання самозапусків)
• Індивідуальний: кожен канал набуває самостійно зі своїм само запуском
• Корельований: індивідуальний самозапуск кожного каналу перевіряється логікою збігу/антизбігу між іншими самозапусками та/або зовнішніми входами/виходами

Синхронізація:
Такт поширення:

• Типова частота 62,5 МГц, розподілена ланцюжком
• через CLK-IN/CLK-OUT або розгалуженням на CLK-IN.
• Можлива підтримка користувальницьких частот

Початок/зупинка отримання даних:

•  Послідовний ланцюг або розгалуженням на CLK-IN/CLK-OUT або NIM/TTL, LVDS I/Os

Синхронізація даних:

• Логіка Зайнята/закрита на входах/виходах LVDS або NIM/TTL для синхронізації побудови подій

Відмітка часу запуску:

• Zero з входу START або S-IN
• Роздільна здатність: 8 нс
• Діапазон лічильника: 48 біт
• Повний діапазон: ~625 год

Розподіл запуску:

• TRG-IN/TRG-OUT NIM/TTL LEMO I/Os (загальний запуск) або LVDS I/Os (загальний або індивідуальний запуск)

Внутрішнє програмне забезпечення:

• Внутрішнє програмне забезпечення, що зберігається у вбудованій флеш-пам’яті, і перезавантажується в реальному часі за допомогою веб-інтерфейсу

Внутрішнє програмне забезпечення DPP:
Реалізує алгоритм цифрової обробки імпульсів:

• DPP-PHA: Аналіз висоти імпульсу
• DPP-QDC: Накопичення заряду
• DPP-PSD: Розрізнення форми імпульсу
• DPP-ZLE: Кодування нульової довжини
• DPP-DAW: Вікно динамічного збору даних 

Внутрішнє програмне забезпечення Scope:

• Внутрішнє програмне забезпечення для запису сигналу

Оновлення:
Будь-яке підтримуване внутрішнє програмне забезпечення можна завантажити через веб-інтерфейс (як різні типи внутрішнього програмного забезпечення, так і оновлені версії одного внутрішнього програмного забезпечення)

FPGA:

• Багатопроцесорна система на кристалі Xilinx Zynq UltraScale+. XCZU19EG
• Система обробки на базі чотириядерного Arm з 2 ГБ пам'яті DDR4 при 2400 MT/s (вбудована ОС Linux)
• Програмована логіка з більш ніж 1100 000 комірок системної логіки та пам’яттю 80 Мбіт 

Відкритий FPGA (ПКВМ):
Шаблон для користувача області :

• Загальний запуск, одночасний запис сигналу на 64 каналах керування. Налаштування логіки запуску та хвильової обробки

Шаблон DPP користувача:

• Індивідуальний запуск і керування залученням каналів. Налаштування алгоритму DPP, логіки запуску та інформації про подію

Інтерфейс зв’язку:

• Optical Link (необов'язково)
• Запатентований протокол CONET, CAEN

USB

• Роз'єм Type-C
• Версія USB 3.0
• Швидкість передачі до 280 МБ/с

1/10 Gigabit Ethernet

• Роз'єм SFP+ для 1/10 GbE мідного (RJ-45) або оптичного зв'язку (50/125 мкм OM2 або OM3 волокно)
• TCP-IP стек реалізований у вбудованому Arm 
• Швидкість передачі до 110 МБ/с при 1Г

Програмне забезпечення:
Зчитування SW:

• Програмне забезпечення для спектроскопії ComPASS
• (лише для DPP)
• WaveDump2
• (лише для внутрішнього програмного забезпечення Scope)

SDK та інструменти:

• Бібліотеки C загального призначення з демонстраційними зразками для ПК з Windows® і Linux® і вбудованим процесором Arm

Веб-інтерфейс:

• Управління внутрішнім програмним забезпеченням (наприклад, оновлення та вибір внутрішнього програмного забезпечення на льоту), інформація про плату, конфігурація PLL та Ethernet, моніторинг стану плати 

Вимоги до потужності:
                    +12В               +5В
V2740      0,9 А (тип.)     6,7 А (тип.)