CAEN V2745 аналого-цифровий перетворювач з програмованим коефіцієнтом підсилення входу 64 ch 16 bit 125 МS/s

CAEN V2745 аналого-цифровий перетворювач з програмованим коефіцієнтом підсилення входу 64 ch 16 bit 125 МS/s

UAH 0

64-канальний 16-бітний 125 МС/с аналого-цифровий перетворювач з програмованим коефіцієнтом підсилення входу CAEN V2745 64 Channel 16 bit 125 MS/s Digitizer with Programmable Input Gain Особливості: 16-бітний АЦП зі швидкістю 125 Мс/с64 аналогових входи, диференційних або несиметричних, на чотирьох 2 мм 40-контактних роз'ємах Широкий спектр застосувань (від фізики нейтрино та темної матерії до ядерної фізики та фізики частинок до спектроскопічної візуалізації) Підходить для сигналів від напівпровідникових детекторів у поєднанні з CSP (Si, HPGe) або сцинтиляторів у поєднанні з PMT (NaI, CsI) Вибір вбудованого програмного забезпечення для різних режимів збору даних: Режим Scope (одночасне отримання необробленої форми сигналу на загальному запуску) Режим DPP-PHA (отримання висоти імпульсу та часу на незалежних самозапусках каналів) Схильність до інших запланованих алгоритмів: QDC, PSD, CFD, DAW, ZLE тощо. Можливість синхронізації з кількома платами та побудови системи Повністю програмовані входи/виходи передньої панелі (4 LEMO TTL/NIM і 16 LVDS) Спеціальний 14-бітний вихід ЦАП 125 МБ/с (LEMO) для перевірки сигналу або сума запуску 2,5 Гб загальної пам'яті для збору даних (DDR4) Вбудована Xilinx Zynq® UltraScale+™ FPGA з вбудованим процесором ARM на базі Linux Багатоінтерфейсний: USB-3.0 та 1/10 GbE або оптичний канал CONET (перемикається на одній панелі) Повністю підтримується програмним забезпеченням для зчитування CoMPASS і WaveDump2 SDK для вбудованого Arm та host-ПК  Відкрита FPGA  Технічні характеристики: Загальні: Виконання VМЕ64 6U шириною 1 блок Вага V2745/V2745B: 642 г Аналоговий вхід: Канали  64 канали Диференційні на версії 2740 Несиметричні у версіях 2740B Роз'єм Чотири 2 мм 40-контактні роз'єми Доступні вхідні адаптери Пропускна здатність (-3 дБ) 20 МГц Опір 50 Ом несиметричний Диференційний 100 Ом Повномасштабний діапазон 4 Vpp Зміщення Індивідуальне зміщення регулюється в діапазоні ±2,5 В Підсилення від x1 до x100 з кроком 0,5 дБ (програмне забезпечення вибирається) Цифрове перетворення: Роздільна здатність: 16 біт Частота дискретизації: 125 мс/с (одночасно на кожному вході) Продуктивність системи:  ENOB: 12 при 5 МГц, -3 дБ, підсилення = 1 (тип.) RMS: 3,6 LSB (≃ 110 мкВ) типове середньоквадратичне значення   підсилення = 1 Цифровий вхід/вихід: CLK-IN Дві диференційні пари: CLK: опорний тактовий сигнал SYNC: сигнал синхронізації (старт/зупинка, T0 тощо) LVDS, ECL, PECL, LVPECL, CML з підключенням до змінного струму Zdiff = 100 Ом 2,54 мм 4-контактний штекерний роз'єм AMPMODU Mod II LVDS, ECL, PECL, LVPECL, CML з підключенням до змінного струму Zdiff = 100 Ом 2,54 мм 4-контактний штекерний роз'єм AMPMODU Mod II CLK-OUT Такі ж функції, як і CLK-IN Послідовний ланцюжок у синхронізації з кількома платами  LVDS 2,54 мм 4-контактний штекерний роз'єм AMPMODU Mod II LVDS I/O 16 диференційних пар Програмний вхід-вихід (окремі виходи самозапуску, перевірка запуску, закриття, зайнятість , запуск, зупинка, вхід шаблону тощо) LVDS Zdiff = 100 Ом (якщо встановлено як входи) 2,54 мм 34-контактний штекерний роз'єм AMPMODU Mod II TRG-IN/TRG-OUT/GPIO/S-IN Входи/виходи загального призначення Програмне забезпечення, яке можна програмувати (запуск, відкриття, закриття, зайнятість тощо) Несиметричний TTL/NIM TRG-IN/S-IN з внутрішнім кінцевим навантаженням 50 Ом (Zin = 50 Ом) TRG-OUT вимагає Rt = 50 Ом GPIO як вхід повинен бути з кінцевим навантаженням 50 Ом GPIO як вихід TTL вимагає Rt = 50 Ом GPIO як вихід NIM вимагає Rt = 50 Ом або 25 Ом LEMO 00 штекерний роз'єм Вихід ЦАП: Вихід ЦАП для перевірки сигналу, генерації імпульсів, мажоритарний рівень 14-бітний цифро-аналоговий перетворювач (ЦАП) Швидкість оновлення 125 мс/с ±1 В при навантаженні 50 Ом; ±2 В при навантаженні hi-Z Вихідний діапазон LEMO 00 штекерний роз'єм Пам’ять накопичення: Загальний розмір пам'яті DDR4 2,5 ГБ (20,971 MS/ch), розділений на декілька буферів Максимальна тривалість запису: ≃ 168 мс при 125 мс/с (загальний розмір пам’яті, поділений на 2)* * Значення, віднесене до внутрішнього програмного забезпечення Scope (допускаються мінімум два буфери) Режими запуску: Загальне: всі канали отримують одночасно з запуском (програмне забезпечення, зовнішнє або логічне поєднання самозапусків) Індивідуальний: кожен канал набуває самостійно зі своїм само запуском Корельований: індивідуальний самозапуск кожного каналу перевіряється логікою збігу/антизбігу між іншими самозапусками та/або зовнішніми входами/виходами Синхронізація: Такт поширення Типова частота 62,5 МГц, розподілена ланцюжком через CLK-IN/CLK-OUT або розгалуженням на CLK-IN Можлива підтримка користувальницьких частот Початок/зупинка отримання даних Послідовний ланцюг або розгалуженням CLK-IN/CLK-OUT або NIM/TTL, LVDS I/Os Синхронізація даних Логіка Зайнята/закрита на входах/виходах LVDS або NIM/TTL для синхронізації побудови подій Відмітка часу запуску Zero з входу START або S-IN Роздільна здатність: 8 нс Діапазон лічильника: 48 біт Повний діапазон: ~625 год Розподіл запуску TRG-IN/TRG-OUT NIM/TTL LEMO I/Os (загальний запуск) або LVDS I/Os (загальний або індивідуальний запуск) Внутрішнє програмне забезпечення: Внутрішнє програмне забезпечення, що зберігається у вбудованій флеш-пам’яті, і перезавантажується в реальному часі за допомогою веб-інтерфейсу Внутрішнє програмне забезпечення DPP Реалізує алгоритм цифрової обробки імпульсів: DPP-PHA: Аналіз висоти імпульсу DPP-QDC: Накопичення заряду DPP-PSD: Розрізнення форми імпульсу DPP-ZLE: Кодування нульової довжини DPP-DAW: Вікно динамічного збору даних Внутрішнє програмне забезпечення Scope Внутрішнє програмне забезпечення для запису сигналу Оновлення Будь-яке підтримуване внутрішнє програмне забезпечення можна завантажити через веб-інтерфейс (як різні типи внутрішнього програмного забезпечення, так і оновлені версії одного внутрішнього програмного забезпечення) FPGA: Багатопроцесорна система на кристалі Xilinx Zynq UltraScale+. XCZU19EG Система обробки на базі чотириядерного Arm з 2 ГБ пам'яті DDR4 при 2400 MT/s (вбудована ОС Linux) Програмована логіка з більш ніж 1100 000 комірок системної логіки та пам’яттю 80 Мбіт Відкритий FPGA: Шаблон для користувача області  Загальний запуск, одночасний запис сигналу на 64 каналах керування. Налаштування логіки запуску та хвильової обробки Шаблон DPP користувача Індивідуальний запуск і керування залученням каналів. Налаштування алгоритму DPP, логіки запуску та інформації про подію Інтерфейс зв’язку: Optical Link (необов'язково) Запатентований протокол CONET, CAEN USB Роз'єм Type-C Версія USB 3.0 Швидкість передачі до 280 МБ/с 1/10 Gigabit Ethernet Роз'єм SFP+ для 1/10 GbE мідного (RJ-45) або оптичного зв'язку (50/125 мкм OM2 або OM3 волокно) TCP-IP стек реалізований у вбудованому Arm Швидкість передачі до 110 МБ/с при 1Г Програмне забезпечення: Зчитування SW Програмне забезпечення для спектроскопії ComPASS (лише для DPP) WaveDump2 (лише для внутрішнього програмного забезпечення Scope) SDK та інструменти Бібліотеки C загального призначення з демонстраційними зразками для ПК з Windows® і Linux® і вбудованим процесором Arm Веб-інтерфейс Управління внутрішнім програмним забезпеченням (наприклад, оновлення та вибір внутрішнього програмного забезпечення на льоту) , інформація про плату, конфігурація PLL та Ethernet, моніторинг стану плати Вимоги до потужності: Підлягає уточненню