CAEN V1721 дискретизатор аналогових сигналів VME, 8 Channel, 8 bit, 500 MS/s

CAEN V1721 дискретизатор аналогових сигналів VME, 8 Channel, 8 bit, 500 MS/s

Дискретизатор аналогових сигналів CAEN V1721 8 Channel 8 bit 500 MS/s Digitizer 8-ми канальний дігітайзер CAEN V1721 являє собою одноюнітовий модуль з корпусом 6U, виконаний на платформі VME з частотою дискретизації 500 Мвиб/с, розрядністю 8 біт та вхідним динамічним діапазоном 1 Vpp. Зміщення постійного струму вхідного сигналу можна регулювати послідовно канал за каналом з допомогою програмованого 16-бітного ЦАП. Безперервний потік даних записується циклічно в буфер пам'яті. При подачі тригерного сигналу , FPGA фіксує подальші наступні пост-тригерні показники в обхід буфера пам’яті. Ці показники можуть бути зчитані через шину VME або через оптичне з’єднання.  Тригерний сигнал може бути поданий як через вхідний роз’єм передньої панелі так і через шину VME. Крім того, він може бути згенерований і всередині пристрою. Тригерний сигнал з однієї плати може бути поширений на інші через вихідний тригерний роз’єм передньої панелі. Аналоговий вихід дозволяє відтворювати вхідні сигнали, а також сигнали з буфера пам’яті. Інтерфейс модуля VME сумісний з VME64X, і зчитування даних може виконуватися в режимі Single Data Transfer (D32), в режимі передачі 32/64 бітового блоку (BLT, MBLT, 2eVME, 2eSST), та в режимі 32/64 бітової ланцюгової блочної передачі (CBLT). На платах встановлено оптичне з'єднання, що дає змогу передавати дані з частотою 80 Мбіт/с, завдяки чому є можливість підключення восьми АЦП-плат (64 ADC-канали) до одного контролера оптичного каналу (модель A2818).   Для всіх моделей             Аналоговий вхід   Однополярний: MCX 50 Ω; Диференційний: MODU-II 110 Ω   DC установка зміщення по всьому діапазону вимірювань (± FSR/2)   Позитивний, негативний та біполярний сигнал   Тригерний сигнал   Зовнішній TRG-IN, програмний або самозапускний   Спільний або індивідуальний (DPP тільки)   TRG-OUT для провірки розповсюдження сигналу   Цифрова синхронізація і фільтрація тригерного сигналу (DPP тільки)   32-бітна часова шкала   Синхронізація   Ланцюгове з'єднання (тільки для VME) і одно- або багатоімпульсна синхронізація   Компенсація затримки кабеля сигналу синхронізації   Синхронізація сигналів Старт/Стоп за рахунок сигналів S-IN або GPI входи або    тригерних входів/виходів   Зовнішнє скидання часової шкали   Пам'ять   До 1024 буфер збору даних    Незалежний запис та считування пам'яті   FPGA   Використовується під час цифрової обробки сигналу (DPP) для аналізуформи сигналу   та його амплітуди, для цифрового інтегрування сигналу, для розділу гама-нейтронів,    для вимірювання часу,   для розподілу детекторів по секторам та інше...   Інтерфейс    зчитування          USB (30 MB/s), CONET (80 MB/s), VME (60 MB/s MBLT, 120 MB/s 2eSST)   Незалежний доступ до пам'яті, запис та зчитування   Інші особливості   16 програмованих LVDS GPIOs (тільки VME)   Аналоговий вхід для моніторування, сума входів, помноження, тестовий сигнал та інше (тільки для VME)   (1) X для моделей VME замінюється на V1, для моделей VME64 замінюється на VX1, для моделей DeskTop замінюєтьсяна DT, для моделей NIM замінюєься на NC