CAEN R5560SE аналого-цифровий перетворювач з відкритою FPGA 128 ch 14 bit 125 MS/s

CAEN R5560SE аналого-цифровий перетворювач з відкритою FPGA 128 ch 14 bit 125 MS/s

UAH 0

128-канальний 14-бітний 125 MС/с  аналого-цифровий перетворювач з відкритою FPGA CAEN R5560SE 128 Channel 14 bit 125 MS/s Open FPGA Digitizer Особливості: 128 каналів, 14-бітний цифровий перетворювач при 125 MС/сНа основі потужного Xilinx Zynq-7000 SoC з відкритою FPGA Повнофункціональна система зчитування для зчитування великих масивів детекторів (PMT, сегментований HPGe, газові трубки,…) Блок 3U, 19” для монтажу в стійку з автоматичним керуванням вентилятором Динамічний вхід 2 Vpp Повністю підтримується SCI-Compiler для легкого програмування FPGA Легко масштабується Синхронізація між платою за допомогою одного кабелю CAT5e. Конфігуровані цифрові входи/виходи для взаємодії із зовнішніми системами Максимальна гнучкість: підключення USB3.0, Ethernet і оптичного каналу (НЕОБОВ’ЯЗКОВО) для підтримки віддаленого керування, а також надзвичайно швидкого потоку даних 2,4-дюймовий сенсорний дисплей для швидкого налаштування та контролю стану Технічні характеристики: Загальні: 19", 3U для монтажу в стійку Розміри (В/Ш/Д): 132,5/482,0/366,0 (399,8 з ручками) Вимоги до потужності: Напруга: 100-240 В змінного струму ± 10% Частота: 50/60 Гц Тип. Споживана потужність: 0,5 А при 220 В змінного струму Запобіжник: 2,5 А, 250 В – 5 мм х 20 мм Аналоговий вхід: Канали 128 симетричних входів на MCX Опір 50 Ом/1 кОм, програмований Пропускна здатність 60 МГц Програмоване регулювання зсуву постійного струму на кожному вході в повному діапазоні шкали Аналогове грубе підсилення [x1:x100] Повномасштабний діапазон [0,015 Vpp: 1,5 Vpp] Цифровий вхід-вихід: Канали 4 x 32 Диференційний 4 x 64 Несиметричний Роз'єм 4x VHDCI Тип сигналу LVCMOS 2,5 В LVDS BLVDS Опір Zdiff = 100/50 Ом Зв’язок  Постійний струм Входи/виходи користувача: Опір Zdiff = 100/50 Ом Зв’язок  Постійний струм Цифрове перетворення: Роздільна здатність 14 біт Частота дискретизації 125 Мс/с одночасно на кожному каналі Генерація тактових імпульсів: Тактова частота АЦП 125 МГц Джерела тактових імпульсів: внутрішні/зовнішні Внутрішній осцилятор 25 МГц Зовнішній роз’єм 25 МГц – USER IN 0 або SYNC Запуск: Джерело запуску Внутрішнє/зовнішнє: керується внутрішнім програмним забезпеченням за замовчуванням Складна логіка запуску : реалізована користувачем на відкритій FPGA Поширення запуску Через USER I/O і Sync Connector Відмітка часу запуску Внутрішнє програмне забезпечення за замовчуванням: 32-бітний лічильник, роздільна здатність 8 нс, 26-денний діапазон; Користувальницьке внутрішнє програмне забезпечення: визначається видом внутрішнього програмного забезпечення Синхронізація: Поширення тактового сигналу Роз'єми входу/виходу USER Роз'єм SYNC Синхронізація отримання даних За допомогою програмованого LEMO За допомогою спеціального роз'єму SYNC Роз'єм синхронізації дозволяє об'єднати кілька пристроїв каскадом і синхронізувати їх за допомогою одного стандартного кабелю CAT5e FPGA:  Відкрита FPGA 4x Xilinx Zynq-7000 SoC: Модель Z-7030 або Z-7035 Пам’ять: 1 Гбайт пам'яті для зчитування списку на кожному SoC До 8 кС/канал для одночасного зчитування форми сигналу Інтерфейс зв’язку: Усі інтерфейси зчитування дозволяють виконувати одне й те саме завдання з різною швидкістю та з використанням різних носіїв. Їх можна використовувати окремо або одночасно. Різний інтерфейс зчитування дозволяє інтегрувати R5560 в існуюче експериментальне середовище. Ehernet (зчитування) 4 x 1 Гбіт/с (сукупна швидкість 4 Гбіт/с) Ethernet (slow control) 1 Гбіт/с slow control є додатковий порт, не потрібен, якщо використовується Ethernet зі швидким зчитуванням Паралельне зчитування TTL/LVDS Зчитування через цифровий вхід-вихід VHDCI за користувацьким протоколом USB 3.0 1 x USB 3.0 для зчитування Optical Link Слоти для приймачів SFP+ 8 x 10 Гбіт/с (протокол зв'язку не реалізовано за замовчуванням Внутрішнє програмне забезпечення: За замовчуванням Запис форми хвилі та аналіз висоти імпульсу Ethernet зв'язок На замовлення Використовуйте SCI-Compiler для розробки власного внутрішнього програмного забезпечення! Внутрішнє програмне забезпечення можна оновити через Ethernet або USB 2.0 налагоджувач (на льоту)  Програмне забезпечення: Програмне забезпечення для зчитування SCI-55X0 для керування внутрішнім програмним забезпеченням за замовчуванням SCI-Compiler для розробки власного внутрішнього програмного забезпечення