CAEN R5560 аналого-цифровий перетворювач з відкритою FPGA 128 ch 14 bit 125 MS/s

CAEN R5560 аналого-цифровий перетворювач з відкритою FPGA 128 ch 14 bit 125 MS/s

UAH 0

128-канальний 14- бітний 125 MС/с аналого-цифровий перетворювач з відкритою FPGA CAEN R5560 128 Channel 14 bit 125 MS/s Open FPGA Digitizer Особливості: 128 каналів, 14-бітний цифровий перетворювач при 125 MС/сНа основі потужного Xilinx Zynq-7000 SoC з відкритою FPGA Повнофункціональна система зчитування для зчитування великих масивів детекторів (PMT, сегментований HPGe, газові трубки,…) Спеціально розроблено для зчитування чутливих до позиції ламп 3He в поєднанні з попереднім підсилювачем R1443 (НЕЗАБАРОМ) Блок 2U, 19” для монтажу в стійку з автоматичним керуванням вентилятором Динамічний вхід 2 Vpp Повністю підтримується SCI-Compiler для легкого програмування FPGA Легко масштабується Синхронізація між платою за допомогою одного кабелю CAT5e. Конфігуровані цифрові входи/виходи для взаємодії із зовнішніми системами Максимальна гнучкість: підключення USB3.0, Ethernet і оптичного каналу (НЕОБОВ’ЯЗКОВО) для підтримки віддаленого керування, а також надзвичайно швидкого потоку даних 2,4-дюймовий сенсорний дисплей для швидкого налаштування та контролю стану Технічні характеристики: Загальні: Виконання 19", 2U для монтажу в стійку Вимоги до потужності: Напруга: 100-240 В змінного струму Частота: 50/60 Гц Тип. споживана потужність: 0,5 А при 220 В змінного струму Аналоговий вхід: Канали Диференційний на 128 каналів Опір Zdiff = 100 Ом Роз'єм 32 x CAT5e RJ45 Повномасштабний діапазон 2 Vpp Пропускна здатність 125 МГц Цифровий вхід: Канали 128 Диференційний опір Zdiff = 100 Ом  Роз'єм 4 x VHDCI Зв’язок  Постійний струм Тип сигналу LVCMOS 2,5 В LVDS BLVDS Цифрове перетворення: Роздільна здатність 14 біт Частота дискретизації 125 Мс/с одночасно на кожному каналі Генерація тактових імпульсів:  Джерело тактових імпульсів: внутрішнє/зовнішнє Вбудований програмований PLL забезпечує генерацію тактових сигналів основної плати з внутрішнього (25 МГц локальний осцилятор) або зовнішнього (роз'єм CLK-IN на задній панелі) опорного сигналу Зовнішній генератор тактових імпульсів від роз'єму синхронізації з тактовим сигналом і поширенням синхронізації Відновлення тактового сигналу та поширення з оптичного каналу за допомогою вбудованого зменшувача тремтіння Цифровий вхід-вихід LEMO: USER IO 0…5 (LEMO) Програмовані цифрові входи/виходи можуть використовуватися як запуск, початок, зайнятість  IN OUT Несиметричний, Zin / Rt = 50 Ом Запуск: Джерело запуску Внутрішнє/зовнішнє: керується внутрішнім програмним забезпеченням за замовчуванням Складна логіка запуску : реалізована користувачем на відкритій FPGA Поширення запуску Через LEMO та Sync Connector Відмітка часу запуску Внутрішнє програмне забезпечення за замовчуванням: 32-бітний лічильник, роздільна здатність 8 нс, 26-денний діапазон; Користувальницьке внутрішнє програмне забезпечення: визначається видом внутрішнього програмного забезпечення FPGA: Відкрита FPGA 4x Xilinx Zynq-7000 SoC: Z-7030 або Z-7035* * Для створення спеціального внутрішнього програмного забезпечення потрібна ліцензія Xilinx Vivado Suite. Пам’ять: 1 Гбайт пам'яті для зчитування списку на кожному SoC Інтерфейс зв’язку: Усі інтерфейси зчитування дозволяють виконувати одне й те саме завдання з різною швидкістю та з використанням різних носіїв. Їх можна використовувати окремо або одночасно. Різний інтерфейс зчитування дозволяє інтегрувати R5560 в існуюче експериментальне середовище. Ehernet (зчитування) 4 x 1 Гбіт/с (сукупна швидкість 4 Гбіт/с) Ethernet (slow control) 1 Гбіт/с slow control є додатковий порт, не потрібен, якщо використовується Ethernet зі швидким зчитуванням) Паралельне зчитування TTL/LVDS Зчитування через цифровий вхід-вихід VHDCI за користувацьким протоколом USB 3.0 1 x USB 3.0 для зчитування Optical Link Слоти для приймачів SFP+ 8 x 10 Гбіт/с (протокол зв'язку не реалізовано за замовчуванням): можуть працювати як доточкові або в режимі послідовного ланцюжка Внутрішнє програмне забезпечення: За замовчуванням Запис форми хвилі та аналіз висоти імпульсу Ethernet зв'язок На замовлення Використовуйте SCI-Compiler для розробки власного програмного забезпечення Оновлення внутрішнього програмного забезпечення: Внутрішнє програмне забезпечення можна оновити через Ethernet, USB 3.0 або USB 2.0 налагоджувач (на льоту)  Програмне забезпечення: Програмне забезпечення для зчитування SCI-55X0 для керування внутрішнім програмним забезпеченням за замовчуванням SCI-Compiler для розробки власного внутрішнього програмного забезпечення