CAEN CRAMS cистема зчитування для мультиплексованих сигналів

CAEN CRAMS cистема зчитування для мультиплексованих сигналів

UAH 0

CRAMS cистема зчитування CAEN для мультиплексованих сигналів CAEN Readout System for Multiplexed Signals  Особливості: Система зчитування для мультиплексованих сигналів, що надходять з інтегральної схеми спеціального призначення (ASIC), такої як Amplex, Gassiplex, VA та інші У V1495 та V1724 працює спеціальне вшите програмне забезпечення Кожен V1495 вміщує до трьох секвенсорів A395D Кожен V1724 може опрацювати до 8 ланцюгів інтегральних схем спеціального призначення Заглушення нуля з індивідуальним налаштуванням порогу Програмований часовий зсув для компенсації збільшення затримки часу, що поширюється по ланцюгах інтегральних схем спеціального призначення   Вимога включення аналогового мультиплексора в кожен ланцюжок виявляючого детектора виходить з величезної кількості незалежних каналів, які необхідно опрацювати. Розглядаючи, наприклад, випадок кремнієвого детектора, використаного в якості вершинного детектора, кількість одиночних незалежних каналів зазвичай дуже велика: порядку сотень або тисяч каналів. Використання АЦП з кожним окремим каналом просто занадто дорого. Необхідно реалізовувати зовсім інший підхід. У новому сценарії сигнали, що надходять від різних каналів детектора, буде конвертовано в один аналоговий сигнал, в якому буде зібрана вся інформація: висота імпульсу кожного каналу (вона пропорційна заряду, а значить, і енергії, що виділяється взаємодіючою частинкою). Незначний мертвий час збору даних – це неминучий компроміс при використанні такого рішення.   Система зчитування CAEN для мультиплексованих сигналів призначена для управління зчитуванням даних з мультиплексованих мікросхем ASIC (таких як Amplex, Gassiplex, VA та ін.), які зазвичай використовуються в якості вхідних каскадів електроніки в ядерній фізиці та фізиці часток кожного разу, коли потрібно прийняти велику кількість каналів. Система може надавати всі сигнали, необхідні для ASIC, та забезпечувати їх мультиплексований вивід після синхронізації часу у відповідності з послідовністю зчитування.   Застаріле рішення, запропоноване в минулому CAEN та в усьому світі визнане в якості стандарту, базувалось на двох модулях VME: V551 (у кількох версіях), який у відповідності з зовнішньою синхронізацією генерує різні пілотні сигнали для мультиплексуючого чіпу(ів) (Clock, Track & Hold, Clear) та V550, який отримує аналоговий потік, що надходить з чіпа(ів), оцифровує одне єдине значення на кожен канал, виконує запрограмоване віднімання п'єдесталу у відповідності до записаного початкового значення каналу. Крім того, у V550 реалізовано алгоритм заглушення нуля з використанням запрограмованого порогу для зменшення пропускної здатності даних. Обидва модулі стали застарілими, складними та дорогими для виробництва та перестали відповідати новій технології збору даних CAEN на основі дігітайзерів.    Нова система зчитування CAEN для мультиплексованих сигналів базується на двох платах CAEN VME: V1495 та V1724, які мають спеціальне вбудоване програмне забезпечення FW1495CRAMS та DPP-CRAMS. V1495 - це плата загального призначення, у якій реалізовано секвенсер, виходи якого (Track & Hold, Clock та Clear) генеруються у LVDS та реплікуються (рівні NIM або TTL) на A395D (8 зв’язаних каналів вводу/виводу NIM/TTL). V1495 оснащений трьома вільними слотами, в яких можна розмістити A395D. Секвенсор отримує сигнал ззовні та запускає послідовне перетворення, синхронізуючись з платою АЦП V1724. V1724 - це 8-канальний, 14-розрядний АЦП. Приймаючи сигнал запуску від одного з A395D, розміщеного у V1495, V1724 зчитує мультиплексовані сигнали, що надходять від ASIC у відповідності з запрограмованою послідовністю. Кожен вхідний канал V1724 може обробляти цілий ланцюжок з кількох чипів ASIC: один V1724 може керувати ланцюгами до восьми ASIC, тобто до 16384 мультиплексованих каналів. V1724 також може виконувати ефективне заглушення нуля, що дозволяє користувачу встановлювати індивідуальний поріг для кожного мультиплексованого каналу. Крім того, є можливість програмованого часового зсуву для компенсації збільшення затримки, що поширюється по ланцюгах ASIC, щоб досягти більш високої швидкості зчитування. Система позиціонується, як індивідуальна розробка, та може розширюватись шляхом послідовного підключення відповідних сигналів для побудови багатоплатформеної системи, з кількох дігітайзерів V1724. Один V1495, оснащений трьома A395D, може подавати сигнали до трьох дігітайзерів V1724.